電子發燒友網 > 可編程邏輯 > 正文

一種基于SRIO總線的DSP與FPGA通信互連架構設計

2020年01月26日 16:48 ? 次閱讀

0 引言

隨著現代信息技術的快速發展,數字信號處理技術在軍用和民用市場都得到了廣泛的應用,同時日趨復雜的信號處理需求也對處理平臺提出了更高的要求,特別是在無線通信、人工智能、航空航天等高科技領域信號處理實時性高,數據量大,數據交互及處理算法復雜度高,依靠單個處理器的傳統解決方案已經無法滿足這些需求,高度集成的多處理器嵌入式系統逐步成為高速信號處理平臺的主流方案,基于“DSP+FPGA”的協同處理架構憑借其超強的處理能力和廣泛的工程化應用優勢,已經成為通用信號處理平臺的首選。采用“DSP+FPGA”的信號處理系統顯著提升了運算速度和數據處理能力,但同時不可避免地引入了處理器之間的數據交換問題,隨著交互頻率和數據量的急劇增加,對芯片間的高速數據傳輸要求越來越高,傳統的共享總線已無法滿足高性能嵌入式系統的數據交互需求,成為了處理平臺性能進一步提升的瓶頸。因此,需要高性能互聯體系結構來解決嵌入式處理器之間的數據交互問題,高速串行Rapid IO總線正是基于該需求設計的新型高性能互連總線技術,該總線以其高帶寬、低延時、低功耗及高可靠性等優勢為嵌入式系統內部互連提供了良好的解決方案。本文設計一種基于SRIO總線的DSP與FPGA通信互連架構,其中多核DSP TMS320C6678的SRIO接口模塊采用4x接口模式配置,每路接口傳輸速率為3.125 Gb/s,理論傳輸速率達到10 Gb/s,同時使用DSP片上DDR3控制器模塊擴展2 GB高速緩存進行數據讀寫,從而實現系統內部數據高速傳輸及共享存儲。

1 Rapid IO協議架構介紹

Rapid IO體系架構是為了滿足高性能嵌入式系統互連需求而設計的一種系統級互連技術,它支持芯片間以及板間的互連與通信,廣泛應用于多處理器、多存儲器及通用信號處理平臺等的交互連接。Rapid IO的數據傳輸操作基于數據包的請求與響應,數據包是點對點通信設備的消息載體,通信過程首先由主控器件發出一個請求事務,并將該請求事務以包的形式傳輸給目標器件,目標器件收到請求事務后執行相應操作并產生響應事務返回給通信的發起方,發起方接收到響應包后一次通信操作完成。Rapid IO互連體系結構共分為三層,分別為邏輯層、傳輸層和物理層。邏輯層為協議最高層,定義了全部操作協議和包格式,為端點器件發起和完成事務提供必要的信息;傳輸層處于協議中間層,定義了Rapid IO的地址空間、尋址機制和用于包交換的路由信息;物理層處于協議最底層,主要定義電氣特性、包傳輸機制、流量控制及低級錯誤管理等器件級接口細節,Rapid IO協議層次結構如圖1所示。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

2 基于SRIO的互連系統設計

2.1 TMS320C6678的SRIO模塊特性

TMS320C6678 DSP外圍接口豐富,片內集成了基于1x/4x LP-Serial規范的串行Rapid IO外設接口模塊,即SRIO。該模塊支持4通道的Rapid IO高速傳輸,也可配置成1x、2x和4x等多種接口模式,單個通道的傳輸速度最大可達5 Gb/s,在實際工程化應用中也可靈活配置到1.25 Gb/s、2.5 Gb/s和3.125 Gb/s使用。

基于Rapid IO的高速傳輸操作協議由邏輯層定義,SRIO接口邏輯層支持I/O邏輯操作(Direct I/O)和消息傳遞(Message Passing)兩種數據傳輸機制,其中I/O邏輯操作包含NREAD、NWRITE、NWRITE_R、SWRITE、Atomic和MAINTENANCE共6種基本I/O操作,消息傳遞主要包括DOORBELL和MESSAGE兩種,具體如表1所示。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

直接I/O模式是最簡單實用的傳輸方式,主設備可以直接讀寫從設備的存儲器,可通過多種請求和響應事務直接完成對應存儲空間的數據讀寫,其中SWRITE事務是高效的傳輸格式,接口實現簡單,通信開銷小,適用于點對點的大數據直接傳輸;消息傳遞模式使用信箱和信件的方式傳遞信息,類似以太網的傳輸方式,接收方根據內部地址與信箱的映射關系對數據進行讀寫,適用于包含多個處理器的復雜系統間通信。消息傳遞機制中包含有一種特殊的輕量級消息傳遞事務類型,即門鈴消息(Doorbell),門鈴消息數據包僅可填充一個16位大小的數據負載,適用于發送SRIO通信的中斷信息,接收方將收到的門鈴事務放到門鈴消息隊列中,通過解析門鈴信息進行相應的響應操作。

2.2 傳輸系統互聯設計

本文設計的DSP與FPGA通信系統基于圖2所示的高速串行Rapid IO接口進行互聯設計。在FPGA端選用Xilinx公司的Kintex7系列芯片,FPGA對外接口接收雷達回波數據或者光學相機采集的圖像數據,然后通過4路SRIO高速接口將數據實時傳輸給DSP芯片,FPGA的SRIO接口采用開發平臺提供的IP核進行設計實現。DSP端芯片選用TI公司的TMS320C6678高性能多核浮點型處理器,該芯片采用全新的Keystone架構和C66x內核,其內部有8個速度達到1.25 GHz的高性能定點/浮點CPU內核,每個內核的單周期定點性能高達32MAC,浮點性能高達16FLOP,單個CorePac內核中配置了32 KB一級程序存儲器(L1P)、32 KB一級數據存儲器(L1D)以及512 KB二級局部存儲器(L2),高性能的計算能力和高速緩存能力有效地支撐了復雜圖像處理算法的工程化應用需求。同時6678處理器內部集成了DDR3控制器模塊,帶有64 bit位寬的DDR3存儲器接口總線,最高速率可達1 600 MTS,可供尋址的空間達到了8 GB,本系統外掛了4片256×64 bit的DDR3 SDRAM,總容量達到2 GB,完全滿足系統數據緩存需求,DSP處理器可以通過EDMA的方式直接對DDR3存儲器進行讀寫訪問,減少了通過內核CPU讀寫大數據的資源占用,有效提升系統并行運算效能。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

3 通信系統軟件設計

3.1 SRIO接口驅動設計

根據上文的互聯系統設計,為了實現接口通信功能需進行接口軟件設計,DSP端的SRIO外設模塊驅動編程主要有以下幾個方面:

(1)通信設備ID設置

SRIO模塊支持8位和16位兩種模式ID設置,8位的ID可容納256個單獨設備,16位ID可容納65 536個單獨設備,通信雙方需采用相同設置模式,但要設置為不同的ID號,本系統采用8位ID模式設置,DSP和FPGA ID號設置如下:

#define SRIO_DSP_BASE_ID (0x00)

#define SRIO_FPGA_BASE_ID (0xFF)

(2)SRIO工作模式配置

SRIO模塊可配置成1x、2x和4x等多種端口模式使用,可通過路徑控制寄存器PLM_SP(n)_PATH_CTL的PATH_CONFIG和PATH_MODE作用域進行編程配置。本系統采用4x模式配置,單通道速率配置為3.125 Gb/s,具體配置程序如下:

CSL_SRIO_Enable3_125GBaud(hSrio, 0);

CSL_FINS(hSrio-》RIO_PLM[0].RIO_PLM_SP_PATH_CTL,SRIO_RIO_PLM_SP_PATH_CTL_PATH_CONFIGURATION, 4);

CSL_FINS(hSrio-》RIO_PLM[0].RIO_PLM_SP_PATH_CTL, SRIO_RIO_PLM_SP_PATH_CTL_PATH_MODE, 4);

(3)SerDes模塊配置

SRIO接口通過SerDes(Serialize Deserialize)模塊接收和發送高速串行差分信號,該模塊由TX、RX、PLL、S2P(serial-to-parallel)、P2S(parallel-to-serial)及時鐘恢復等部分組成,初始化配置主要對PLL模塊的SRIO_SERDES_CFGPLL寄存器的MPY域賦值0x00010100,表示PLL倍頻5倍,并對ENPLL位賦值1使能PLL; 對SRIO_SERDES_CFGTX[0-3]和SRIO_SERDES_CFGRX[0-3]寄存器的RATE位賦值0x01,表示每個時鐘周期采樣兩位數據,結合時鐘倍頻配置可以計算出傳輸速率rate=clk*MPY*RATE=312.5MHz*5*2bit=3.125 Gb/s,即得到需要的速率,配置功能函數如下:

CSL_BootCfgSetSRIOSERDESConfigPLL(cfgPll);

for(index = 0; index 《 4; index++)

{

CSL_BootCfgSetSRIOSERDESRxConfig(index, cfgRx);

CSL_BootCfgSetSRIOSERDESTxConfig(index, cfgTx);

}

(4)LSU模塊配置

SRIO的Direct I/O和Message Passing兩種傳輸機制使用不同的傳輸控制模塊,其中控制Direct I/O模式包發送的為LSU(Load/Store Unit)模塊,系統中一共有8個LSU,每個LSU都有獨立的7個寄存器,即LSU_Reg0--LSU_Reg6,Reg0--Reg4用來配置傳輸控制信息,REG5、REG6用來存儲命令和狀態信息,Reg6有只讀和只寫兩種模式,其他寄存器都是可讀可寫的,LSU寄存器組定義如圖3所示。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

由圖3可見LSU的Reg0~4中主要配置了Direct I/O傳輸的控制信息,如源地址、目的地址、數據長度、設備ID、端口號、優先級等;Reg5寄存器配置門鈴信息和包格式等命令信息;Reg6在只讀模式下通過Busy和Full位信息確認指令寄存器和影寄存器是否空閑,該兩位信息都為0時表示當前LSU可用, LTID位和LCB位信息一起用于確認傳輸的完成信息(compleTIon code)。

LSU寄存器配置可使用CSL庫文件中的API函數CSL_SRIO_SetLSURegx()對每一個寄存器單獨賦值編程,也可通過編輯結構體SRIO_LSU_TRANSFER變量對ByteCount、DesTID、deviceID、TType、FType、Drbll_Info等關鍵成員變量進行賦值,然后通過API函數CSL_SRIO_SetLSUTransfer()完成整個傳輸的配置和啟動。

3.2 數據傳輸系統軟件設計

本文設計的DSP與FPGA通信系統通信節點較少,傳輸數據量大,屬于點對點的高速數據傳輸,所以SRIO接口采用Direct I/O傳輸方式和Doorbell消息相結合的方案進行數據交互,數據包格式采用Direct I/O方式的SWRITE流寫操作,傳輸方案實現簡單,同時通信發起方在數據發送完成后發送Doorbell消息通知接收方傳輸完成,接收方收到Doorbell消息后進行相應處理,保證通信過程的實時性和正確性。具體軟件流程如圖4所示。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

系統上電啟動后,軟件對DSP系統中時鐘、定時器、存儲器、中斷等必要設備進行初始化,在SRIO模塊初始化過程中需等待DSP與FPGA的SRIO接口連接成功才表示初始成功,然后便可以進行自定義的數據傳輸操作了。根據TMS320C6678 DSP存儲空間配置,本系統中DDR3緩存地址區域為0x80000000—0xFFFFFFFF,大小為2 GB,SRIO接口可直接對存儲空間進行讀寫訪問。根據系統設計FPGA每發送完一組數據后,都將附帶發送一個Doorbell消息作為完成標記,Doorbell的16 bit信息位填充內容為0x0001,表示使用DOORBELL0_ICRR寄存器的ICR1映射中斷事件,系統中設置CPU中斷4作為響應Doorbell事件的CPU中斷,DSP收到Doorbell消息后將觸發CPUINT4,程序跳轉執行中斷響應函數,在中斷響應函數中查詢中斷狀態位,對接收數據包的正確性進行判斷,然后通過EDMA模塊將數據快速搬移到DDR3指定地址存,并調用算法對數據進行處理。當DSP需要向FPGA端回復應答信息時,DSP程序通過配置LSU寄存器組向FPGA存儲地址發送數據,當LSU的Reg0~Reg5配置完成后傳輸開始,程序軟件通過查詢LSU傳輸完成信息與Reg6中記錄的LCB位信息進行比較,判斷當前傳輸是否成功。

4 測試與驗證

針對上文所設計的SRIO互聯系統進行性能測試,系統設計單通道傳輸速度為3.125 Gb/s,物理層SerDes模塊采用8B/10B編碼,所以4通道的SRIO接口理論傳輸速度為3.125×4×8/10=10 Gb/s。實際測試過程中采用多組長度不同的數據進行測試,每組測試數據多次運行取平均值,測試結果如表2所示。

一種基于SRIO總線的DSP與FPGA通信互連架構設計

測試結果表明,本文設計的DSP與FPGA互聯系統能夠按照設計需求穩定工作,數據讀寫正確,傳輸速度較為穩定,當數據量較大時通信開銷占總傳輸時間比例減小,整體傳輸速度超過8 Gb/s,達到理論值10 Gb/s的80%以上,傳輸效率較為理想。

5 結論

本系統基于TI多核DSP TMS320C6678的SRIO接口模塊建立DSP與FPGA之間的高速通信互聯系統,采用SRIO模塊4x接口模式及每路接口3.125 Gb/s的傳輸速率實現DSP與FPGA間高速穩定的數據傳輸,同時使用DSP自帶DDR3控制器模塊實現對DSP外部擴展DDR3 SDRAM存儲芯片的讀寫訪問,從而實現系統內部數據傳輸及共享存儲。該系統已經在大視場高分辨率光學圖像處理、實時SAR雷達成像等多個工程項目中得到應用驗證。

參考文獻

[1] Texas Instruments.TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor[Z].2014.

[2] Texas Instruments.KeyStone Architecture Serial Rapid IO(SRIO) User Guide[Z].2012.

[3] Texas Instruments.KeyStone Architecture DDR3 Memory Controller User Guide[Z].2011.

[4] Texas Instruments.TMS320C66x DSP CorePac User Guide[Z].2013.

[5] 王勇,林粵偉,吳冰冰,等.RapidIO嵌入式系統互連[M]。北京:電子工業出版社,2006.

下載發燒友APP

打造屬于您的人脈電子圈

關注電子發燒友微信

有趣有料的資訊及技術干貨

關注發燒友課堂

鎖定最新課程活動及技術直播

電子發燒友觀察

一線報道 · 深度觀察 · 最新資訊
收藏 人收藏
分享:

評論

相關推薦

小梅哥FPGA設計思想與驗證方法視頻教程

剛剛錄制了一個fpga開發流程的視頻,該視頻為投石問路,主要是想聽聽大家對于小梅哥在錄制視頻時需要注意的內容以及希望系列
發燒友學院發表于 2016-03-24 00:00? 37952次閱讀
小梅哥FPGA設計思想與驗證方法視頻教程

【雨的FPGA筆記】基礎實踐-------IP核中RAM的使用

內容:        使用IP核中的RAM進行讀寫,數據位寬為32位 RAM讀寫模塊輸出給RAM模塊...
發表于 2020-01-23 15:28? 339次閱讀
【雨的FPGA筆記】基礎實踐-------IP核中RAM的使用

基于FPGA的現Nios II嵌入式系統配置文件...

現場可編程門陣列(FPGA,Field Programmable Gate Array)是一種高密度....
發表于 2020-01-21 17:10? 30次閱讀
基于FPGA的現Nios II嵌入式系統配置文件...

計算架構迎來黃金時代,水大魚大、風高浪急的新十年...

這一個新十年,時代的“大”和“快”從數字的比較上是以前難以想象的。大數據雪崩爆發時,每一片雪花都是意....
發表于 2020-01-20 17:20? 3964次閱讀
計算架構迎來黃金時代,水大魚大、風高浪急的新十年...

基于USB接口的RS485信號模擬器的軟硬件設計

USB總線是一種高效、快速、價格低、體積小、支持熱插拔的串行通信接口,目前USB這一接口形式在電子產....
發表于 2020-01-20 16:27? 43次閱讀
基于USB接口的RS485信號模擬器的軟硬件設計

關于FPGA芯片結構的簡單介紹

FPGA是英文Field Programmable Gate Array的縮寫,即現場可編程門陣列,....
發表于 2020-01-20 09:41? 73次閱讀
關于FPGA芯片結構的簡單介紹

詳細介紹基于HDL的FPGA開發流程

原理圖和HDL(Hardware description language,硬件描述語言)是兩種最常....
發表于 2020-01-20 09:35? 376次閱讀
詳細介紹基于HDL的FPGA開發流程

FPGA的用途以及它與CPLD的不同之處

FPGA/CPLD能完成任何數字器件的功能,上至高性能CPU,下至簡單的74電路,都可以用FPGA/....
發表于 2020-01-20 09:29? 102次閱讀
FPGA的用途以及它與CPLD的不同之處

從多角度來分析FPGA與CPLD的區別

CPLD主要是由可編程邏輯宏單元(LMC,LogicMacroCell)圍繞中心的可編程互連矩陣單元....
發表于 2020-01-20 08:40? 82次閱讀
從多角度來分析FPGA與CPLD的區別

pci9054為pci總線接口的開發提供了一種簡...

隨著計算機技術的飛速發展和普及,數據采集系統迅速得到了廣泛的應用。數據采集系統性能的好壞主要取決于它....
發表于 2020-01-19 17:09? 45次閱讀
pci9054為pci總線接口的開發提供了一種簡...

一種基于Virtex5 FPGA的PCIExpr...

PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI S....
發表于 2020-01-19 16:52? 49次閱讀
一種基于Virtex5 FPGA的PCIExpr...

基于GAL芯片實現VME總線接口電路的設計流程概...

VME 總線由于具有良好的物理特性、嚴格的技術規范和與微處理器接口靈活的特點而 被廣泛應用于雷達、聲....
發表于 2020-01-19 16:37? 54次閱讀
基于GAL芯片實現VME總線接口電路的設計流程概...

【雨的FPGA筆記】基礎實踐-------串口程序

內容        實現的是簡單的PC機和FPGA的通信,實現一個簡單的數據傳回實驗, 串口是按b...
發表于 2020-01-19 12:54? 268次閱讀
【雨的FPGA筆記】基礎實踐-------串口程序

FPGA的簡介發展歷和使用等基礎知識講解

隨著云計算,大數據和人工智能技術應用,單靠CPU已經無法滿足各行各業的算力需求。海量數據分析、機器學....
發表于 2020-01-19 10:15? 255次閱讀
FPGA的簡介發展歷和使用等基礎知識講解

matlab與FPGA無線通信、FPGA數字信號處理系列(4)—— Vivado DDS 與 FIR IP核設計 FIR 濾波器系統

本講使用兩個DDS產生待濾波的信號和matlab產生帶濾波信號,結合FIR濾波器搭建一個信號產生及濾波的系統,并編寫...
發表于 2020-01-18 22:05? 279次閱讀
matlab與FPGA無線通信、FPGA數字信號處理系列(4)—— Vivado DDS 與 FIR IP核設計 FIR 濾波器系統

一種基于串行背板總線-ARINC659總線的雙余...

采用高速、高可靠、四余度容錯串行背板總線(ARINC659總線)構建的新型雙余度計算機系統,所有處理....
發表于 2020-01-18 16:52? 48次閱讀
一種基于串行背板總線-ARINC659總線的雙余...

基于延時比較的模擬I2C總線多主通信方法設計

I2C總線(Inter IC BUS)是PHILIPS公司推出的雙向兩線串行通信標準。由于它具有接口....
發表于 2020-01-18 16:20? 52次閱讀
基于延時比較的模擬I2C總線多主通信方法設計

采用LPC2294四路CAN控制器實現智能通信卡...

LPC2294是PHILIPS公司推出的一款功能強大、超低功耗且具有ARM7TDMI內核的32位微控....
發表于 2020-01-18 09:28? 111次閱讀
采用LPC2294四路CAN控制器實現智能通信卡...

Altera新發布一款多功能低成本的單芯片FPG...

一直以來,FPGA可編程器件都主要應用在通訊設備或工業控制等較為專業的應用領域,但隨著不同行業使用需....
發表于 2020-01-17 16:33? 457次閱讀
Altera新發布一款多功能低成本的單芯片FPG...

詳解FPGA的發展史和開發流程

隨著云計算,大數據和人工智能技術應用,單靠CPU已經無法滿足各行各業的算力需求。海量數據分析、機器學....
發表于 2020-01-16 17:26? 127次閱讀
詳解FPGA的發展史和開發流程

固態電容的三大優勢分析 如何區分固態電容和電解電...

區分固態電容和電解電容有一個很簡單的方法,就是看電容頂部是否有”K“或”+“字形的開槽。固態電容是沒....
發表于 2020-01-16 16:00? 175次閱讀
固態電容的三大優勢分析 如何區分固態電容和電解電...

采用PC/104嵌入式模塊與1553B總線卡實現...

隨著我國航空事業的迅速發展,各種新型飛機和發控設備相繼研制成功,以往一些測控設備在功能和性能上已無法....
發表于 2020-01-16 10:17? 269次閱讀
采用PC/104嵌入式模塊與1553B總線卡實現...

RS 422通信接口芯片系統電路的設計及實驗仿真...

目前通用的串行通信接口標準主要有RS 232,RS 422和RS 485,其中RS 232屬于單端不....
發表于 2020-01-16 10:11? 216次閱讀
RS 422通信接口芯片系統電路的設計及實驗仿真...

基于總線傳輸的智能型接口轉換器實現城市互聯網消防...

消防作為現代城市安全系統的一個組成部分,隨著現代城市的迅速發展已越來越顯示其重要性。但目前市場上的城....
發表于 2020-01-16 09:47? 73次閱讀
基于總線傳輸的智能型接口轉換器實現城市互聯網消防...

基于DSP+FPGA技術的TD-SCDMA基帶發...

和傳統的CDMA系統相比,第三代移動通信的最大特點在于能支持多種速率的業務,從話音到分組數據,再到多....
發表于 2020-01-16 09:16? 313次閱讀
基于DSP+FPGA技術的TD-SCDMA基帶發...

基于單片機AT89S52與總線技術實現小區周界防...

隨著科學技術和經濟的快速發展,人們對居家的概念已從最初滿足簡單的居住到注重對住宅的人性化需求,如安全....
發表于 2020-01-15 17:07? 192次閱讀
基于單片機AT89S52與總線技術實現小區周界防...

關于RS-485總線電平異常解決方案解析

RS-485總線電平異常解決方案解析
發表于 2020-01-15 17:05? 296次閱讀
關于RS-485總線電平異常解決方案解析

基于Compact PCI總線的熱插拔技術的原理...

系統在X86系統主機下,設計為一個IO適配卡,通過以上分析可知,具備熱插拔能力的CompactPCI....
發表于 2020-01-15 16:55? 145次閱讀
基于Compact PCI總線的熱插拔技術的原理...

EtherCAT技術的原理、性能及應用優勢

EtherCAT主張“以太網控制自動化技術” 。 它是一個開放源代碼,高性能的系統,目的是利用以太網....
發表于 2020-01-15 16:22? 158次閱讀
EtherCAT技術的原理、性能及應用優勢

FPGA對比 ASIC你看好誰?

FPGA vs. ASIC 你看好誰?
發表于 2020-01-15 16:10? 388次閱讀
FPGA對比 ASIC你看好誰?

采用雙閉環PI和重復控制方案實現三相逆變器設計并...

本文利采用雙閉環PI和重復控制相結合的控制方案,首先用雙閉環PI控制算法,得到高動態特性的三相交流電....
發表于 2020-01-14 16:36? 256次閱讀
采用雙閉環PI和重復控制方案實現三相逆變器設計并...

在FPGA硬件平臺通過采用DDS技術實現跳頻系統...

DDS的原理如圖1所示,包含相位累加器、波形存儲器(ROM)、數模轉換器(DAC)和低通濾波器4個部....
發表于 2020-01-14 16:27? 681次閱讀
在FPGA硬件平臺通過采用DDS技術實現跳頻系統...

Altera FPGA硬核浮點DSP模塊解決方案...

以往FPGA在進行浮點運算時,為符合IEEE 754標準,每次運算都需要去歸一化和歸一化步驟,導致了....
發表于 2020-01-14 16:19? 193次閱讀
Altera FPGA硬核浮點DSP模塊解決方案...

全球最大FPGA的問世將給IC設計帶來便利

英特爾公司在京發布了Stratix 10 GX 10M FPGA,這款擁有1020萬個邏輯單元的產品....
發表于 2020-01-14 16:11? 179次閱讀
全球最大FPGA的問世將給IC設計帶來便利

英特爾與賽靈思的競爭使得FPGA進入黃金時代

目前,賽靈思和英特爾的FPGA市場競逐角力,一來一往、有輸有贏。鑒于雙方都有不俗的實力,可以預計,未....
發表于 2020-01-14 16:07? 178次閱讀
英特爾與賽靈思的競爭使得FPGA進入黃金時代

英特爾與賽靈思的競爭將會研制更強大的FPGA器件

FPGA芯片比CPU更快,比GPU功耗更低、延時更短,且比ASIC更加便宜、周期更短,因此在目前人工....
發表于 2020-01-14 16:03? 179次閱讀
英特爾與賽靈思的競爭將會研制更強大的FPGA器件

如何利用FPAG開發板搭建LEON2 SOC開發...

隨著IC制造工藝水平的快速發展,片上系統(SOC)在ASIC設計中得到廣泛應用。微處理器IP核是SO....
發表于 2020-01-14 16:00? 161次閱讀
如何利用FPAG開發板搭建LEON2 SOC開發...

北京微電子技術研究所成功研制出了高可靠多通道混合...

據悉,該產品已形成針對多通道智能傳感器信號處理的集成解決方案,實現了單一封裝內智能傳感器模擬數字信號....
發表于 2020-01-14 11:36? 198次閱讀
北京微電子技術研究所成功研制出了高可靠多通道混合...

基于fpga的電源設計

我現在沒有一個具體的方案 誰能給我個提示一下 比如 fpga從哪入手(fpga一點不會) 具體的電路應該分為哪幾個模塊 單...
發表于 2020-01-13 23:30? 366次閱讀
基于fpga的電源設計

【雨的FPGA筆記】基礎實踐-------IP核中PLL的使用

PLL鎖相環,可以對時鐘網絡進行系統級的時鐘管理和偏移控制,具有時鐘倍頻和分頻,相位偏移和可編程占空比的功能。...
發表于 2020-01-13 19:13? 242次閱讀
【雨的FPGA筆記】基礎實踐-------IP核中PLL的使用

采用FPGA器件實現GPS數據加密系統中機載模塊...

針對GPS測量系統數據傳輸過程中的安全問題,采用FPGA技術設計了GPS數據加密系統。系統移植MD5....
發表于 2020-01-13 17:00? 204次閱讀
采用FPGA器件實現GPS數據加密系統中機載模塊...

【雨的FPGA筆記】基礎實踐-------ModelSim手動仿真

基于流水燈的ModelSIm軟件仿真為例子                 ...
發表于 2020-01-13 16:34? 663次閱讀
【雨的FPGA筆記】基礎實踐-------ModelSim手動仿真

關于異構計算FPGA基礎知識的詳細介紹

隨著云計算,大數據和人工智能技術應用,單靠 CPU 已經無法滿足各行各業的算力需求。
發表于 2020-01-13 15:15? 144次閱讀
關于異構計算FPGA基礎知識的詳細介紹

【高手問答】資深工程師為你解答工程與產品設計上的...

本期我們邀請到了資深工程師白紀龍@白老大大,也是許多壇友熟知的白老師,他將為我們解答大家在PCB設計....
發表于 2020-01-13 09:39? 0次閱讀
【高手問答】資深工程師為你解答工程與產品設計上的...

【雨的FPGA筆記】基礎實踐-------呼吸燈設計和實現

呼吸燈設計和實現 內容 一個周期為1s的呼吸燈,從熄滅到完全點亮一共需要1s。 將1s分為1000個1ms作為呼吸...
發表于 2020-01-12 19:50? 372次閱讀
【雨的FPGA筆記】基礎實踐-------呼吸燈設計和實現

如何簡單快速的實現嵌入式FPGA

Achronix Semiconductor 營銷副總裁 Steve Mensor 表示,這款被稱為....
發表于 2020-01-12 10:56? 574次閱讀
如何簡單快速的實現嵌入式FPGA

如何用FPGA測量數字正弦波的頻率?

如何用FPGA測量數字正弦波的頻率
發表于 2020-01-11 22:27? 313次閱讀
如何用FPGA測量數字正弦波的頻率?

【雨的FPGA筆記】基礎實踐-------按鍵控制LED和BEEP設計和實現

設計內容        按KEY0時點亮最右邊的燈,按動按鍵KEY1時依次往左移動,按下KEY2時關...
發表于 2020-01-11 12:47? 257次閱讀
【雨的FPGA筆記】基礎實踐-------按鍵控制LED和BEEP設計和實現

【雨的FPGA筆記】基礎實踐-------流水燈設計和實現

設計內容        將4個LED每隔1s從左往右分別依次點亮熄滅,形成流水狀。按復位鍵時進行復...
發表于 2020-01-11 11:07? 471次閱讀
【雨的FPGA筆記】基礎實踐-------流水燈設計和實現

采用單片機和MCP2510、MCP2551芯片設...

本文提出的基于CAN現場總線的集散型火災報警控制系統的網絡結構如圖1所示,每個節點都以AT89C51....
發表于 2020-01-10 16:48? 184次閱讀
采用單片機和MCP2510、MCP2551芯片設...

FPGA的行業優勢以及它與DSP的區別分析

FPGA的優勢有三個方面:1)通信高速接口設計。FPGA可以用來做高速信號處理,一般如果AD采樣率高....
發表于 2020-01-10 15:46? 248次閱讀
FPGA的行業優勢以及它與DSP的區別分析

hdmi矩陣切換器采用FPGA純硬件架構方案

hdmi矩陣切換器在眾多的領域中有著廣泛的運用,對于不同的運用場合和需求,有著許多不同的方案,而dm....
發表于 2020-01-10 15:43? 176次閱讀
hdmi矩陣切換器采用FPGA純硬件架構方案

關于Xilinx FPGA內部體系結構的分析

Xilinx的FPGA的基本結構是一樣的,主要由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏....
發表于 2020-01-10 15:39? 279次閱讀
關于Xilinx FPGA內部體系結構的分析

利用ZigBee網絡組網和總線技術實現新一代電子...

系統的ZigBee網絡通信部分由一臺主控制器、若干從控制器組成。系統的各個主、從控制器相對獨立,各主....
發表于 2020-01-10 14:15? 121次閱讀
利用ZigBee網絡組網和總線技術實現新一代電子...

深維科技榮獲北航全球創新創業大賽二等獎

經過初賽、復賽的激烈對決和層層選拔,深維科技參賽項目“超高性能數據中心FPGA異構計算加速解決方案”....
發表于 2020-01-10 09:28? 125次閱讀
深維科技榮獲北航全球創新創業大賽二等獎

雙通道CAN總線擴展板可以應用在惡劣環境中

VersaLogic公司通過新的“ C1”模塊擴展了其工業溫度范圍的耐用型Mini PCIe擴展產品....
發表于 2020-01-09 15:07? 139次閱讀
雙通道CAN總線擴展板可以應用在惡劣環境中

LVDS技術的應用優勢及基于FPGA實現遠端顯示...

LVDS接口又稱RS-644總線接口,是20世紀90年代出現的一種數據傳輸和接口技術。LVDS是一種....
發表于 2020-01-08 16:40? 768次閱讀
LVDS技術的應用優勢及基于FPGA實現遠端顯示...

采用COTS新技術對各類工業以太網實時性能評價進...

根據文獻,某種報文的實時性得到滿足是指其報文響應時間小于規定的時限,某個節點的實時性合乎要求是指該節....
發表于 2020-01-08 16:34? 466次閱讀
采用COTS新技術對各類工業以太網實時性能評價進...

幀同步系統的工作原理及如何基于FPGA實現其設計

實現幀同步的關鍵是把同步碼從一幀幀數據流中提取出來。本設計的一幀信碼由39位碼元組成。其中的巴克碼為....
發表于 2020-01-08 16:30? 2192次閱讀
幀同步系統的工作原理及如何基于FPGA實現其設計

通過RS485串口實現開關信號的多點監測,提高總...

工業現場經常要采集多點數據,模擬信號或開關信號,一般用到RS485總線,使用一主帶多從的通信方式,該....
發表于 2020-01-08 16:22? 678次閱讀
通過RS485串口實現開關信號的多點監測,提高總...

英特爾新發布Stratix 10,為可編程四核A...

FPGA在高度并行、大吞吐量數字信號處理(DSP)應用方面享有很好的聲譽。過去幾代FPGA器件一直穩....
發表于 2020-01-08 15:32? 348次閱讀
英特爾新發布Stratix 10,為可編程四核A...

Linear LTC4266A/LTC4266C...

LTCR4266A是一個四通道電源設備(PSE)控制器,能夠向兼容的LTPoE ++受電設備(PD)....
發表于 2020-01-07 16:29? 701次閱讀
Linear LTC4266A/LTC4266C...
双色球投注选号过滤软件官方 青海快三漏洞 陕西快乐十分开奖结果查询 怎样获取股市最快消息 山西11选5分布走势图 甘肃快三今天推荐号遗漏 股票分析 牛市快讯每天推送 吉林快三怎么投注大小 幸运飞艇app哪个好用 二分时时彩是哪里开的 北京十一选五手机板走势图